Trong nhiều năm, máy in thạch bản EUV được xem là một trong những nút thắt quan trọng nhất đối với tham vọng phát triển chip tiên tiến của Trung Quốc. Các hệ thống EUV của ASML có khả năng tạo ra những lớp mạch cực kỳ nhỏ và được sử dụng trong quá trình sản xuất các chip logic tiên tiến nhất.
Nhưng sự xuất hiện của Huawei Mate XT 2 và chip Kirin 9050 Pro trong tháng 9/2026 đang đặt ra một câu hỏi mới: nếu không có EUV, liệu Trung Quốc có thể tìm ra những con đường khác để nâng mật độ, hiệu suất và hiệu quả năng lượng của chip hay không?
Câu trả lời hiện tại là có, nhưng chưa thể nói rằng EUV đã mất vai trò hoặc Trung Quốc đã hoàn toàn vượt qua rào cản công nghệ.
Huawei đang thử nghiệm một hướng đi khác dựa trên kiến trúc LogicFolding, kết nối dọc và những nguyên tắc mà hãng gọi là “τ (Tau) Scaling Law”. Đây là một hướng tiếp cận đáng chú ý vì nó cho thấy tiến bộ của chip không nhất thiết chỉ đến từ việc thu nhỏ transistor theo chiều ngang.
Tuy nhiên, cần phân biệt rất rõ giữa một chip có mật độ và hiệu năng tương đương ở một số tiêu chí với chip thuộc thế hệ 3nm và một chip thực sự được sản xuất trên quy trình 3nm vật lý.
Mate XT 2 và Kirin 9050 Pro mở ra hướng đi mới
Ngày 7/9/2026, Huawei giới thiệu Mate XT 2, thế hệ smartphone gập ba mới của hãng. Thiết bị sử dụng chip Kirin 9050 Pro và được Huawei giới thiệu là sản phẩm đầu tiên thương mại hóa kiến trúc LogicFolding dựa trên nền tảng τ Scaling Law. Mate XT 2 bắt đầu bán tại Trung Quốc từ ngày 12/9.
Điểm đáng chú ý nằm ở cách Huawei tiếp cận bài toán tăng mật độ mạch.
Thay vì chỉ cố gắng thu nhỏ kích thước transistor trên cùng một mặt phẳng silicon, LogicFolding phân bổ một số phần của mạch lên nhiều lớp theo chiều dọc và sử dụng kết nối dọc có độ dài ngắn hơn.
Huawei cho biết kiến trúc này giúp mật độ transistor của Kirin 9050 Pro tăng từ khoảng 155 triệu transistor/mm² lên 238 triệu transistor/mm², tương đương mức tăng khoảng 55% so với thế hệ phẳng trước đó.
Đây là một con số đáng chú ý.
Nhưng nó không đồng nghĩa Kirin 9050 Pro được sản xuất bằng quy trình 3nm.
“Tương đương 3nm” không đồng nghĩa “3nm vật lý”
Đây là điểm cần làm rõ khi đánh giá bước tiến của Huawei.
Các tên gọi như 7nm, 5nm, 3nm hay 2nm ngày nay không còn đơn giản là kích thước vật lý chính xác của một bộ phận transistor.
Các nhà sản xuất chip sử dụng tên node như một cách phân biệt thế hệ công nghệ, trong đó mật độ transistor, hiệu suất, mức tiêu thụ điện năng và diện tích cũng đóng vai trò quan trọng.
TSMC hiện đã đưa công nghệ N2 2nm vào sản xuất hàng loạt từ quý IV/2025. Công ty mô tả N2 là thế hệ transistor nanosheet đầu tiên của mình, mang lại những cải thiện về hiệu suất và điện năng so với thế hệ trước.
Vì vậy, việc Huawei đạt mật độ hoặc hiệu quả tương đương một số thiết kế 3nm không nên được hiểu là Huawei đã sản xuất chip 3nm theo đúng quy trình 3nm của TSMC hay Samsung.
Đây là hai khái niệm khác nhau.
Một bên là node sản xuất.
Một bên là kết quả cuối cùng về mật độ, hiệu suất và hiệu quả năng lượng.
Sự khác biệt này rất quan trọng nếu muốn đánh giá khách quan khoảng cách công nghệ giữa Huawei, SMIC và các nhà sản xuất hàng đầu như TSMC.
EUV vẫn giữ vai trò quan trọng
EUV không phải là toàn bộ ngành sản xuất chip, nhưng nó là một công cụ đặc biệt quan trọng đối với các quy trình logic tiên tiến.
Máy EUV sử dụng ánh sáng cực tím có bước sóng 13,5 nm để tạo ra những cấu trúc mạch rất nhỏ trên wafer.
Nếu không có EUV, nhà sản xuất vẫn có thể sử dụng DUV cùng các kỹ thuật patterning phức tạp hơn. Tuy nhiên, khi tiến xuống những node rất tiên tiến, số bước xử lý, độ phức tạp, chi phí và yêu cầu về độ chính xác có thể tăng lên đáng kể.
Đây chính là một trong những lý do các hạn chế xuất khẩu đối với thiết bị sản xuất chip tiên tiến được xem là một rào cản lớn đối với Trung Quốc.
Tuy nhiên, rào cản không đồng nghĩa với việc công nghệ Trung Quốc hoàn toàn đứng yên.
Huawei đang chứng minh rằng có thể tìm kiếm thêm hiệu quả từ kiến trúc chip, đóng gói và kết nối, thay vì chỉ dựa vào thu nhỏ transistor.
LogicFolding thay đổi cách nhìn về Định luật Moore
Định luật Moore truyền thống thường được hiểu là số lượng transistor trên một mạch tích hợp tăng lên theo thời gian khi công nghệ sản xuất được cải thiện.
Trong nhiều thập kỷ, một trong những cách quan trọng nhất để đạt mục tiêu này là thu nhỏ transistor.
Nhưng khi việc thu nhỏ trở nên khó khăn và đắt đỏ hơn, ngành bán dẫn bắt đầu tìm thêm những hướng khác.
Đó là:
- Chiplet.
- Đóng gói tiên tiến.
- Xếp chồng 3D.
- Hybrid bonding.
- Backside power delivery.
- Kiến trúc nhiều tầng.
- Tối ưu đồng thời phần cứng và phần mềm.
LogicFolding của Huawei nằm trong xu hướng rộng hơn đó.
Theo Huawei, kiến trúc này đưa một số phần logic lên các lớp kết nối theo chiều dọc, rút ngắn đường truyền tín hiệu và qua đó cải thiện mật độ cũng như hiệu quả.
Điều này cho thấy một thực tế quan trọng: tiến bộ bán dẫn không còn chỉ là cuộc đua nanomet.
Huawei đang tìm cách biến hạn chế thành lợi thế
Nếu không thể tiếp cận đầy đủ các thiết bị sản xuất tiên tiến nhất, doanh nghiệp có hai lựa chọn.
Một là tiếp tục tìm cách thu hẹp khoảng cách về công nghệ sản xuất.
Hai là thay đổi kiến trúc để đạt hiệu quả cao hơn trên nền tảng sản xuất hiện có.
Huawei đang theo đuổi cả hai hướng, nhưng LogicFolding đặc biệt đáng chú ý ở phương diện thứ hai.
TechNode dẫn thông tin từ Huawei cho biết Kirin 9050 Pro sử dụng kiến trúc xếp chồng dọc hai lớp và có mật độ transistor tăng từ khoảng 155 lên 238 triệu transistor/mm². Huawei cũng công bố mức cải thiện hiệu năng tổng thể 42% cho Mate XT 2 so với thế hệ trước.
Tuy nhiên, những con số hiệu năng do chính nhà sản xuất công bố vẫn cần được xem xét cùng các kết quả kiểm định độc lập.
Đây là nguyên tắc quan trọng khi đánh giá bất kỳ chip nào, không riêng Huawei.
Từ Kirin đến Kunpeng: Trung Quốc muốn giải bài toán ở cả smartphone và máy chủ
Cuộc cạnh tranh không chỉ diễn ra trên smartphone.
Huawei còn muốn phát triển năng lực xử lý dành cho máy chủ và trí tuệ nhân tạo.
Đây là lĩnh vực có ý nghĩa đặc biệt lớn bởi các hạn chế đối với chip AI cao cấp của Mỹ khiến Trung Quốc phải phát triển hệ sinh thái phần cứng trong nước.
Trong tháng 9/2026, Huawei cho biết nhu cầu đối với hệ thống tính toán AI của hãng tại Trung Quốc đang vượt khả năng sản xuất hiện tại. Công ty cũng cho biết đang đẩy nhanh lộ trình các chip Ascend thế hệ tiếp theo và xây dựng những hệ thống kết nối số lượng lớn bộ xử lý để bù đắp hạn chế về hiệu năng của từng chip riêng lẻ.
Điều này cho thấy chiến lược của Huawei không đơn giản là tạo ra một chip mạnh nhất.
Thay vào đó, công ty đang tìm cách xây dựng một hệ thống tính toán hoàn chỉnh, kết hợp chip, phần mềm, kết nối và kiến trúc máy chủ.
Đây có thể là hướng đi quan trọng trong bối cảnh Trung Quốc vẫn gặp hạn chế về khả năng tiếp cận một số chip AI tiên tiến nhất của phương Tây.
Không thể nói Trung Quốc đã “thoát khỏi” mọi hạn chế
Một trong những điểm cần tránh khi phân tích bước tiến của Huawei là kết luận quá nhanh rằng các hạn chế công nghệ đã hoàn toàn thất bại.
Thực tế phức tạp hơn.
Huawei đã chứng minh rằng họ có thể đưa ra chip mới và thương mại hóa kiến trúc mới mà không cần phụ thuộc trực tiếp vào máy EUV trong quá trình sản xuất chip hiện tại.
Nhưng điều đó không đồng nghĩa Trung Quốc đã đạt được năng lực sản xuất hàng loạt tương đương với TSMC ở mọi tiêu chí.
Đặc biệt, năng lực sản xuất và hiệu suất thiết kế là hai vấn đề khác nhau.
Một chip có thiết kế tiên tiến có thể rất mạnh, nhưng nếu năng suất wafer thấp, chi phí sản xuất cao hoặc sản lượng hạn chế, khả năng cạnh tranh trên thị trường đại chúng vẫn bị giới hạn.
Đây có thể là thách thức quan trọng tiếp theo của Huawei và SMIC.
Nút thắt lớn nhất có thể chuyển từ thiết kế sang sản lượng
Nếu Huawei có thể tiếp tục cải thiện kiến trúc chip mà không cần EUV, câu hỏi tiếp theo sẽ là:
Có thể sản xuất bao nhiêu chip với chi phí bao nhiêu?
Đây là nơi lợi thế quy mô của các nhà sản xuất hàng đầu trở nên quan trọng.
TSMC hiện sở hữu mạng lưới các nhà máy sản xuất wafer quy mô rất lớn và cung cấp nhiều thế hệ công nghệ từ các node cũ đến 2nm. Tính đến cuối năm 2025, tổng công suất của sáu cơ sở GIGAFAB 12 inch của TSMC đã vượt 13 triệu wafer tương đương 12 inch mỗi năm.
Quy mô như vậy tạo ra lợi thế lớn về:
- Năng suất.
- Kiểm soát chất lượng.
- Tối ưu quy trình.
- Chi phí trên mỗi chip.
- Khả năng đáp ứng đơn hàng lớn.
- Tốc độ đưa sản phẩm vào sản xuất hàng loạt.
Do đó, nếu Huawei muốn biến bước tiến kiến trúc thành lợi thế công nghiệp lâu dài, mở rộng sản lượng sẽ quan trọng không kém việc cải thiện thiết kế.
TSMC cũng không đứng yên
Một sai lầm khác là coi việc Huawei cải thiện công nghệ như thể các đối thủ đang dừng lại.
Thực tế hoàn toàn ngược lại.
TSMC đã bắt đầu sản xuất hàng loạt công nghệ 2nm trong quý IV/2025. Công ty cũng đang phát triển các thế hệ tiếp theo như A16 và A14, đồng thời đầu tư vào đóng gói tiên tiến để đáp ứng nhu cầu AI.
Đặc biệt, TSMC đang kết hợp nhiều hướng công nghệ cùng lúc.
Không chỉ có thu nhỏ transistor, công ty còn phát triển backside power rail, nanosheet transistor và công nghệ 3D Fabric.
Điều này rất quan trọng vì nó cho thấy cuộc cạnh tranh hiện nay không phải là:
EUV hoặc LogicFolding.
Mà có thể là:
EUV + thu nhỏ transistor + đóng gói 3D + chiplet + kiến trúc mới.
Đó cũng chính là lý do việc Huawei phát triển LogicFolding không có nghĩa EUV đã trở nên lỗi thời.
EUV và kiến trúc 3D có thể bổ sung cho nhau
Đây có lẽ là điểm đáng chú ý nhất trong câu chuyện này.
Hai công nghệ không nhất thiết loại trừ nhau.
EUV giúp tạo ra những cấu trúc transistor và lớp mạch nhỏ hơn trong quá trình sản xuất.
Kiến trúc 3D giúp tận dụng chiều dọc để tăng mật độ và rút ngắn đường truyền.
Nếu kết hợp được cả hai, nhà sản xuất có thể có thêm nhiều phương án để tăng hiệu năng.
Về lý thuyết, một chip có thể vừa sử dụng quy trình sản xuất tiên tiến, vừa sử dụng kiến trúc xếp chồng và đóng gói 3D.
Do đó, nếu Trung Quốc trong tương lai phát triển thành công năng lực EUV nội địa, việc kết hợp với những đổi mới kiến trúc như LogicFolding có thể mở thêm không gian thiết kế.
Nhưng đây vẫn là triển vọng công nghệ, chưa phải kết quả đã được chứng minh trên quy mô công nghiệp.
Trung Quốc đã phá vỡ “bức tường EUV” hay chưa?
Nếu hiểu “bức tường EUV” là quan điểm cho rằng không có EUV thì hoàn toàn không thể tạo ra chip có mật độ và hiệu năng cao, câu chuyện Huawei đang cung cấp một phản ví dụ đáng chú ý.
Kirin 9050 Pro cho thấy có thể cải thiện đáng kể mật độ transistor thông qua kiến trúc và kết nối dọc.
Nhưng nếu hiểu “bức tường EUV” là khả năng sản xuất hàng loạt chip logic tiên tiến với năng suất cao, chi phí cạnh tranh và quy mô tương đương các nhà máy tiên tiến nhất thế giới, thì chưa thể nói rào cản đã biến mất.
Đây là sự khác biệt giữa đột phá kỹ thuật và đột phá công nghiệp.
Huawei đã cho thấy một con đường kỹ thuật mới.
Trung Quốc vẫn phải chứng minh khả năng biến con đường đó thành năng lực sản xuất quy mô lớn.
Cuộc chiến chip đang chuyển từ “nanomet” sang cả kiến trúc và hệ sinh thái
Câu chuyện Huawei cho thấy cuộc đua bán dẫn hiện nay phức tạp hơn rất nhiều so với việc chỉ hỏi một con chip được sản xuất trên node bao nhiêu nanomet.
Một con chip tiên tiến là kết quả của cả một hệ sinh thái gồm thiết kế, IP, thiết bị sản xuất, vật liệu, phần mềm EDA, quy trình wafer, đóng gói, kiểm thử và năng lực sản xuất hàng loạt.
EUV là một mắt xích cực kỳ quan trọng trong hệ thống đó, nhưng không phải mắt xích duy nhất.
Huawei đang tìm cách tạo ra thêm không gian đổi mới bằng cách thay đổi kiến trúc. Kirin 9050 Pro và LogicFolding là ví dụ mới nhất cho hướng đi này.
Điều đáng chú ý không phải là tuyên bố rằng Huawei đã “đánh bại” EUV hay TSMC.
Điều đáng chú ý hơn là một hạn chế về thiết bị sản xuất đang thúc đẩy một hướng đổi mới khác.
Nếu Trung Quốc tiếp tục cải thiện thiết kế, đóng gói 3D, vật liệu, thiết bị sản xuất và năng lực chế tạo wafer, khoảng cách công nghệ có thể tiếp tục thu hẹp ở một số phân khúc.
Nhưng khoảng cách đó không đứng yên. TSMC, Samsung và các nhà sản xuất khác cũng đang tiến về phía trước với 2nm, A16, A14, backside power delivery, nanosheet và các công nghệ đóng gói tiên tiến.
Vì vậy, bức tranh thực tế không phải là “Trung Quốc đã vượt qua mọi rào cản” cũng không phải “không có EUV thì Trung Quốc không thể làm chip cao cấp”.
Câu hỏi về máy in thách bản của Trung Quốc
Huawei Kirin 9050 Pro có phải chip 3nm không?
Không nên gọi Kirin 9050 Pro là chip 3nm theo nghĩa quy trình sản xuất vật lý nếu chưa có xác nhận độc lập về node sản xuất. Huawei đang nhấn mạnh mật độ transistor và kiến trúc LogicFolding. Một số kết quả có thể được so sánh với các chip 3nm về hiệu quả hoặc mật độ, nhưng điều đó không đồng nghĩa chip được sản xuất bằng quy trình 3nm của TSMC hoặc Samsung.
LogicFolding là gì?
LogicFolding là kiến trúc mà Huawei giới thiệu cùng Kirin 9050 Pro. Thay vì chỉ bố trí logic trên một mặt phẳng, một số phần mạch được phân bố theo chiều dọc và kết nối bằng các liên kết ngắn hơn. Mục tiêu là tăng mật độ và cải thiện đường truyền tín hiệu.
Huawei có sản xuất Kirin 9050 Pro bằng EUV không?
Các thông tin hiện có cho thấy Huawei theo đuổi thiết kế nhằm giảm sự phụ thuộc vào việc thu nhỏ hình học thông qua thiết bị sản xuất tiên tiến. Tuy nhiên, câu hỏi về toàn bộ thiết bị và quy trình sản xuất của từng chip cần được phân biệt với kiến trúc chip và không nên kết luận chỉ dựa trên tên gọi công nghệ.
EUV có còn quan trọng không?
Có. EUV vẫn là công nghệ quan trọng trong sản xuất logic tiên tiến. TSMC đã đưa 2nm vào sản xuất hàng loạt và tiếp tục phát triển các thế hệ công nghệ mới. Điều đó cho thấy EUV và các kỹ thuật thu nhỏ transistor vẫn đóng vai trò lớn trong cuộc đua bán dẫn.
Huawei đã vượt TSMC chưa?
Chưa có cơ sở để kết luận như vậy. Huawei đã tạo ra bước tiến đáng chú ý về kiến trúc chip và khả năng thương mại hóa sản phẩm trong điều kiện bị hạn chế tiếp cận công nghệ. Tuy nhiên, TSMC vẫn đang triển khai 2nm và phát triển các thế hệ tiếp theo, đồng thời sở hữu năng lực sản xuất và đóng gói ở quy mô rất lớn.
Điều gì sẽ quyết định thành công tiếp theo của Huawei?
Ba yếu tố sẽ đặc biệt quan trọng: năng lực sản xuất hàng loạt, tỷ lệ chip đạt chuẩn và chi phí sản xuất. Nếu Huawei có thể cải thiện cả ba yếu tố này trong khi tiếp tục nâng cấp kiến trúc và phần mềm, tác động của LogicFolding sẽ lớn hơn nhiều so với việc chỉ tạo ra một chip thương mại đơn lẻ.
Đọc tin mới trên Điểm Tin Nhanh
